

Osnove Verilog HDL jezika

MODELIRANJE PONASANJA

Osnove Verilog HDL jezika

- Modeliranje ponasanja je najapstraktniji (i najmocniji) nacin za opis hardvera u Verilog-u.
- Najvise lici na klasicno programiranje.
- Postoje i znacajne razlike, jer se odredjeni
- verilog kod izvrsava drugacije nego sto bi se izvrsavao analogni kod u nekom proceduralnom jeziku.
- Na ovom nivou treba voditi racuna da dobijene konstrukcije ne budu prewise komplikovane, jer se
- tada ne bi mogle sintetizovati u hardveru.

Osnove Verilog HDL jezika

PROCESI

Osnove Verilog HDL jezika

- Da bi protok vremena bio izrazen u nanosekundama, na pocetku fajla, pre definicija modula stavljamo:
- ``timescale 1ns/1ns`

Osnove Verilog HDL jezika

- Prvo vreme oznacava osnovnu vremensku jedinicu.
- Drugo vreme oznacava preciznost sa kojom se vreme meri (ako se stavi nesto manje, npr 1ps, tada je moguće zadavati i razlomljene delove nanosekunde u specifikacijama kasnjenja i slicnim situacijama, npr. #5.1).

Osnove Verilog HDL jezika

- Initial proces je proces koji se izvrsava samo jednom, pocev od nulte vremenske jedinice u radu simulatora (tj. odmah po pokretanju simulacije).
- Sintaksa ovog procesa je:

```
initial  
  <naredba>
```

Osnove Verilog HDL jezika

- Ako postoji više od jedne naredbe (sto je tipican slucaj), tada se koriste begin i end:

```
initial  
begin  
// naredbe  
end
```

Osnove Verilog HDL jezika

- Vreme potrebno za izvršenje ovog procesa zavisi od naredbi
- ukoliko neke od njih sadrže definiciju kasnjenja, tada to produzava rad initial bloka.
- U suprotnom, isti se izvršava u 0-toj vremenskoj jedinici. Na primer:

Osnove Verilog HDL jezika

```
initial  
begin  
  x <= 0;  
  y <= 1;  
end
```

- Ovaj proces se pokrece samo jednom (u 0toj vremenskoj jedinici) i postavlja signale x i y (koji moraju biti registarskog tipa) na date vrednosti.

Osnove Verilog HDL jezika

```
initial  
begin  
  x <= 0;  
  #20 y <= 1;  
end
```

- Ovaj proces nakon sto upise 0 u x, mora da saceka 20 vremenskih jedinica, pa tek onda da u y upise 1.
- Ceo proces traje 20 vremenskih jedinica (od pocetka simulacije).

Osnove Verilog HDL jezika

- Drugi tip procesa u verilog-u je **always**.
- Ovaj proces se, za razliku od initial procesa, iznova pokrece cim se zavrsi i tako dokle god traje simulacija.
- Sintaksa je ista kao kod initial procesa, samo sto se koristi kljucna rec **always**.
- Naravno, ako bi se ovaj proces izvrsio trenutno, tj. u jednoj vremenskoj jedinici, tada bismo ga odmah pokretali ponovo, sto bi dovelo do beskonacne petlje.

Osnove Verilog HDL jezika

- Zbog toga se kod always procesa uvek na neki nacin kontrolise njegovo pokretanje.
- To se radi na dva nacina:

Osnove Verilog HDL jezika

- dodavanjem kasnjenja u naredbe u procesu, npr:

```
initial
```

```
  clk <= 0;
```

```
always
```

```
  #20 clk <= ~clk;
```

Osnove Verilog HDL jezika

- Prvi (initial) proces inicijalizuje (odmah) clk signal na 0.
- Drugi (always) proces se pokrece takodje odmah, ali pre izvršenja naredbe mora da saceka 20 vremenskih jedinica, nakon cega se invertuje clk signal.
- Odmah zatim se ponovo pokrece always proces koji opet ceka jos 20 vremenskih jedinica pre nego sto invertuje clk signal i td.
-

Osnove Verilog HDL jezika

- Drugi nacin kontrolisanja pokretanja always procesa je specifikacijom dogadjaja koji aktivira proces, npr

```
always @(p or q)
begin
  p <= q;
  q <= p;
end
```

Osnove Verilog HDL jezika

- Ovaj proces se aktivira svaki put kada se promeni vrednost bilo p bilo q signala.
- Efekat procesa je zamena vrednosti p i q .

Osnove Verilog HDL jezika

- Slozene naredbe u okviru begin-end uvek se izvorsavaju sekvencijalno, tj. po redu kako su navedene.
- Alternativno, umesto begin-end moze se koristiti fork-join blok, u kome se sve naredbe izvorsavaju konkurentno.
- Samim tim specifikacija kasnjenja se u begin-end bloku uvek racuna od zavrsetka prethodne naredbe, dok se u fork-join bloku uvek racuna od pocetka izvorsavanja bloka.
-

Osnove Verilog HDL jezika

- Konkurentnost se u verilog-u, naravno, ispoljava i u tome sto se naredbe iz razlicitih procesa konkurentno izvrsavaju.

Osnove Verilog HDL jezika

NAREDBA PROCEDURALNE DODELE

Osnove Verilog HDL jezika

- Postoje dve vrste naredbe proceduralne dodele: blokirajuće i neblokirajuće.
- Blokirajuće se izvršavaju tako što se izračuna izraz na desnoj strani, a zatim se azurira vrednost promenljive na levoj strani.
- Ovo ponašanje je najslicnije naredbi dodele u proceduralnim programskim jezicima.
- Sintaksa ove naredbe je:

Osnove Verilog HDL jezika

`<promenljiva> = <izraz>;`

- Naziv blokirajuca potice od toga sto se naredbe koje slede u bloku naredbi iza te naredbe nece izvorsavati pre nego sto se azuriranje vrednosti leve strane ne zavrsi (upravo ovako radi i dodela u proceduralnim programskim jezicima). Na primer:

Osnove Verilog HDL jezika

```
<initial  
begin  
  p = q;  
  q = p;  
end
```

- Ovde ce se vrednost q upisati u p, pa ce se tek onda zapoceti izvorsavanje druge dodele kojom se vrednost p upisuje u q.
- Efekat je da se u q upisuje nova vrednost podatka p, a to je upravo stara vrednost q.

Osnove Verilog HDL jezika

Neblokirajuca naredba proceduralne dodele ima sintaksu:

`<promenljiva> <= <izraz>;`

- Ova naredba se izvršava u dve etape: najpre se izracuna izraz na desnoj strani, ali se izracunata vrednost ne upisuje odmah u promenljivu na levoj strani.

Osnove Verilog HDL jezika

- Umesto toga, vrednost izraza se zapamti, a nastavlja se dalje sa sledecom naredbom u bloku.
- Na kraju tekuce vremenske jedinice, kada se aktivni red isprazni, vrsi se azuriranje promenljive sa leve strane.
- Ova naredba ne blokira izvršavanje narednih naredbi u bloku, jer se one izvršavaju pre nego sto se izvrši upis u promenljivu.
- Na primer:

Osnove Verilog HDL jezika

initial

begin

p <= q;

q <= p;

end

- Sada se najpre izracuna desna strana prve naredbe (q), ali se ta vrednost ne upisuje u p.
- Zatim se izracuna desna strana druge naredbe (to je vrednost p pre promene, jer nova vrednost jos nije upisana), i ta vrednost se takodje zapamti interno za kasnije.

Osnove Verilog HDL jezika

- Na kraju vremenske jedinice, kada se svi ostali događaji obrade (uključujući i one iz drugih procesa), vrši se upisivanje zapamćenih vrednosti u p odnosno q .
- Efekat će biti da će q dobiti staru vrednost od p , a p će dobiti staru vrednost od q , tj. imaćemo zamenu vrednosti ovih promenljivih.

Osnove Verilog HDL jezika

- Promenljiva na levoj strani proceduralne dodele (i blokirajuće i neblokirajuće) mora biti registarskog tipa, za razliku od ranije uvedene naredbe kontinuirane dodele kod koje promenljiva na levoj strani mora biti zicanog (wire) tipa.

Osnove Verilog HDL jezika

- Promenljiva na levoj strani proceduralne dodele (i blokirajuće i neblokirajuće) mora biti registarskog tipa, za razliku od ranije uvedene naredbe kontinuirane dodele kod koje promenljiva na levoj strani mora biti zicanog (wire) tipa.

Osnove Verilog HDL jezika

- Dobra preporuka je da se blokirajuće dodele koriste pri dizajnu kombinatornih kola (jer se izlazi nekih kola moraju najpre izracunati pre nego sto se dovedu na ulaze narednih kola u lancu), dok se pri dizajnu sekvencijalnih kola koriste ne-blokirajuće dodele (jer se tipicno na uzlaznoj putanji sata uzimaju zatecene vrednosti i one se koriste za izracunavanje novih vrednosti, tj. novog stanja).

Osnove Verilog HDL jezika

- Preporuka je da se u istom bloku naredbi ne mesaju blokirajuće I neblokirajuće naredbe dodele , iako sam jezik to ne zabranjuje.
- ovakva praksa obicno dovodi do loseg dizajna kola.