

FSM semafor u Verilog-u u Vivado simulatoru

Primer objedinjuje: grananje (``if``, ``case``),
sekvencijalnu i kombinacionu logiku, testbench i
tumačenje talasnih oblika.



- ``case`` bira ponašanje u zavisnosti od stanja FSM-a.
- ``if`` proverava kada treba preći u sledeće stanje.
- ``always @(posedge clk or posedge rst)`` opisuje registre i reset.
- ``always @(*)`` opisuje kombinacionu logiku: `next_state` i izlaze.
- ``forever #5 clk = ~clk;`` u testbench-u pravi clock.
- ``$monitor`` i `waveform` služe da proverimo da li dizajn radi kako očekujemo.

Verilog nije “C sa drugačijom sintaksom”, već opis hardvera kroz stanja, registre, ulaze, izlaze i vreme.

Struktura projekta

Jedan RTL modul + jedan testbench.

tb_traffic_light

generiše clk
postavlja rst
zaustavlja
simulaciju

traffic_light

FSM stanja:	brojač
S_RED	+
S_GREEN	logika
S_YELLOW	prelaza

Ulazi iz testbench-a:
clk, rst

izlazi



green



yellow



red

Glavni RTL modul: tri logičke celine

- 1) Registrovanje stanja i brojača
 - ``always @(posedge clk or posedge rst)``
- 2) Računanje sledećeg stanja
 - ``always @(*)`` + ``case(state)``
- 3) Generisanje izlaza
 - ``always @(*)`` + aktivno svetlo

Jasnije razdvajamo memoriju stanja od kombinacione logike.

```

1 always @(posedge clk or posedge rst) begin
2     if (rst) begin
3         state    <= S_RED;
4         counter <= 0;
5     end else begin
6         state <= next_state;
7         if (state != next_state)
8             counter <= 0;
9         else
10            counter <= counter + 1;
11    end
12 end
13
14 always @(*) begin
15     next_state = state;
16     case (state)
17         S_RED:    if (counter == 4) next_state =
S_GREEN;
18         S_GREEN: if (counter == 4) next_state =
S_YELLOW;
19         S_YELLOW: if (counter == 2) next_state = S_RED;
20         default: next_state = S_RED;
21    endcase
22 end

```


Testbench i vremenska kontrola

```
1 initial begin
2     clk = 0;
3     forever #5 clk = ~clk;
4 end
5
6 initial begin
7     rst = 1;
8     #12 rst = 0;
9     #150;
10    $finish;
11 end
12
13 initial begin
14     $monitor("%0t %b %b %b %b",
15             $time, rst, red, yellow, green);
16 end
```

- `forever #5` pravi clock periode 10 ns.
- `rst = 1`, pa posle `#12` prelazi na 0: sistem kreće iz poznatog stanja.
- `\$finish` zatvara simulaciju da ne traje beskonačno.
- `\$monitor` je koristan za tekstualnu proveru i poređenje sa waveform-om.

testbench opisuje scenario simulacije, a ne hardver koji će se sintetisati.

Tumačenje talasnih oblika u Vivado-u



Na početku je ``rst = 1``,
 pa je aktivno crveno svetlo.

Posle otpuštanja reseta
 FSM ostaje neko vreme
 u stanju ``S_RED``.

Zatim prelazi na
``S_GREEN``, pa na
``S_YELLOW``.

Na kraju se ciklus vraća
 u ``S_RED`` i ponašanje
 se ponavlja.

Predlozi za mini-zadatke posle časa

Zadatak 1

Promeniti kod tako da
`S\_GREEN` traje 6
taktova
umesto 4.

Zadatak 2

Dodati novo stanje
`S\_RED\_YELLOW`
pre prelaza na
zeleno.

Zadatak 3

Dodati izlaz `blink`
koji treperi dok je
aktivno žuto
svetlo.