

# Performanse racunara

- Brzina mikroprocesora
- Ravnoteza performanse

# Performanse racunara

- Cena racunara pada, a performanse rastu velikom brzinom iz godine u godinu.
- Procesori su jeftini da mogu da se bacaju umesto da se zamene, bezici senzori, uredjaji za jednokratnu upotrebu...
- Performanse omogucavaju razvoj aplikacija velike slozenosti.

# Performanse racunara

- Video konferencije
- Obrada slike
- Multimedija
- Modeliranje I simulacije
- Serveri ...

# Performanse racunara

- Sto se tice arhitekture i organizacije racunara, gradivni blokovi su gotovo isti kao sto su bili kod racunara od pre 50 godina!
-

# Performanse racunara

- Tehnike koje se koriste za postizanje maksimalnih performansi postale su izuzetno sofisticirane i stalno se unapredjuju.

# Brzina mikroprocesora

- Razvoj procesora sledi Moorov zakon tako da se lansiraju nove generacije cipova svake tri godine sa cetiri puta vecim brojem tranzistora.
- Kod memorija, svake tri godine se duplira kapacitet dinamickih memorija sa direktnim pristupom(DRAM), koja predstavlja osnovnu tehnologiju za glavnu memoriju racunara.

# Brzine mikroprocesora

- Brzina mikroprocesora nije ključni faktor kod postizanja maksimalnih performansi.
- Ukoliko procesor veci deo vremena “spava” ili ceka podatke, bez obzira na brzinu, performanse kompletног sistema su na nizem nivou.
- Procesor mora konstantno da se hrani podacima, instrukcijama da bi njegova brzina dosla do izrazaja.

# Brzine mikroprocesora

- Proizvodjaci cipova razvijaju tehnologiju da proizvedu cipove sto veće gustine.
- Zadatak projektanata procesora je da pronadju mogucnost da sto je moguce vise “zaposle” procesor.

# Tehnike za obradu podataka ugradjene u savremene procesore

- Protocna obrada
- Predvidjanje grananja
- Analiza toka podataka
- Spekulativno izvrsavnj

# Protocna obrada

- Kod protocne obrade procesor moze istovremeno da radi na vise instrukcija.
- Vremenski se preklapaju operacije tako da se svi stepeni protoka obraduju istovremeno.
- Jedna instrukcija se izvrsava, druga se dekodira!

# Predvidjanje grananja

- Na osnovu koda instrukcije procesor predvidja koje grupe instrukcija će sa najvećom verovatnocom da budu sledeće za obradu.
- Na taj način može unapred da uzme predviđene, moguće sledeće instrukcije, da ih memorise, stavi u bafer.
- Savremeni procesori imaju mogućnost predviđanja više od jedne grane unapred.

# Analiza toka podataka

- Procesor analizira koje instrukcije zavise jedna od druge, na osnovu rezultata ili podataka.
- Na taj nacin optimizuje raspored instrukcija.
- Instrukcije se rasporedjuju prema redosledu izvršavanja, a ne prema prvobitnom redosledu u programu.
- Na taj nacin sprecavaju se kasnjenja.

# Spekulativno izvršavanje

- Koriscenjem predvidjanja grananja i analize toka podataka, procesori spekulativno izvršavaju instrukcije unapred, pre njihovog stvarnog pojavljivanja u izvršenju programa.
- Rezultati se cuvaju u privremenim lokacijama.

# Ravnoteza performansi

- Brzina i snaga procesora rastu ogromnom brzinom, druge komponente racunara ne drže korak.
- Potrebno je da se napravi ravnoteza performanse, da se podeši organizacija i arhitektura u cilju kompenzacije razlika u performansama.

# Ravnoteza performansi

- Najveći problem-interfejs procesor-memorija
- Brzina procesora vratoglav raste, brzina prenosa podataka izmedju glavne memorije i procesora postala je kriticna.
- To predstavlja najkritičniju putanju za kompletan racunarski sistem.
- Ukoliko memorija ili interfejs ne drže korak sa procesorom, on mora da ceka, da se zaustavi i na taj nacin gubi vreme za obradu.
- Sa aspekta arhitekture racunara, problem moze da se resi na sledece nacine:

# Ravnoteza performansi

- Povecanje broja bitova koji se citaju iz DRAM memorije, što znači da memorije moraju da imaju siru magistralu, a manju dubinu.
- Ukljuciti kes memoriju u interfejs izmedju DRAM memorije i procesora ili baferovanje na samom DRAM cipu.

# Ravnoteza performansi

- Smanjiti frekvenciju pristupa glavnoj memoriji postavljanjem slozenijih struktura kes memorije. Ugradjivanje jedne ili vise kes memorija na samom procesoru kao i kesa izvan cipa, blizu procesora.
- Povecavanje propusnog opsega veze izmedju procesora i memorije, magistrale vecih brzina, hijerarhija magistrala da bi se tok podataka baferovao i struktuirao.

# Ravnoteza performansi

- Upravljanje UI uređajima predstavlja drugi segment kod projektovanja arhitekture u cilju povecanja brzine.
- UI uređaji upucuju velike zahteve za podacima i propusnom moci podataka.
- Procesor je u stanju da obradi podatke, ali ostaje problem prenosa podataka izmedju samih uređaja, procesora i uređaja.

# Tipicne brzine UI uređaja




Figure 2.11 Typical I/O Device Data Rates\*

# Ravnoteza performansi

- Kljuc je ravnoteza propusne moci I zahteva za obradu procesora, glavne memorije, UI uredjaja I medjusobno povezanih struktura.
- Ti zahtevi se stalno menjaju u skladu sa brzinama kojima se menjaju performanse u razlicitim tehnoloskim oblastima, procesor, magistrala, memorija, periferijski uredjaji...
- Nove aplikacije I novi periferijski uredjaji stalno menjaju prirodu zahteva u sistemu.

# Poboljsanja u organizaciji i arhitekturi cipa

- Povecati hardversku brzinu preocesora, povezano je sa cinjenicom da se vise logickih kola moze spakovati zajedno i povecati brzinu takta. Kada su logicka kola bliza jedno drugom, vreme prostiranja signala se znacajno smanjuje sto dovodi do ubrzanja procesora. Povecanje brzine generatora takta znaci da se pojedinacne operacije brze izvrsavaju.

# Poboljsanja u organizaciji i arhitekturi cipa

- Povecanje velicine i brzine kes memorije umetnute izmedju procesora i glavne memorije.
- Umetanje kes memorije na samom procesorskom cipu, znacajno smanjuje vreme za pristup kes memoriji.

# Poboljsanja u organizaciji i arhitekturi cipa

- Promena organizacije i arhitekture procesora tako da se poveca efektivna brzina izvršenja instrukcija.
- To znači koriscenje paralelizma!

# Poboljsanja u organizaciji i arhitekturi cipa

- Povecanje brzine generatora takta i gustine logickih kola nastaju sledeca ogranicenja:

# Poboljsanja u organizaciji i arhitekturi cipa

- Elektricno napajanje: povecanjem gustine logickih kola i taktne brzine, gustina napajanja elektricnom energijom se povecava( $W/cm^2$ ).
- Javlja se problem hladjenja, odvodjenja toplote i to su konstruktivni problemi.

# Poboljsanja u organizaciji i arhitekturi cipa

- RC kasnjenje
- Memorijsko kasnjenje, memorijске brzine kasne za procesorskim brzinama.
- Za poboljsanje performansi akcenat se stavlja na organizaciju i arhitekturu.

# Poboljsanja u organizaciji i arhitekturi cipa

- Prvi pristup je povecanje kapaciteta kes memorije.
- Sada postoje dva ili tri nivoa kesa izmedju procesora i glavne memorije.
- Kako se povecava gustina cipa, sve vise kes memorije se ugradjivalo u procesorski cip.
- Na savremenim procesorima za kes je izdvojena polovina cipa.

# Poboljsanja u organizaciji i arhitekturi cipa

- Drugi pristup je logika za izvršenje instrukcija unutar procesora postaje sve složenija da bi se omogucio paralelizam u izvršavanju instrukcija u samom procesoru.
- U tom smislu izdvajaju se ***protocna obrada I superskalarni pristup***.

# Poboljsanja u organizaciji i arhitekturi cipa

- Protocna obrada omogucava da se razlicite faze izvrsenja razlicitih instrukcija desavaju u isto vreme.
- Superskalarni pristup predstavlja vise protocnih obrada unutar procesora, tako da instrukcije koje ne zavise jedna od druge mogu da se izvrsavaju nezavisno, paralelno.

# Poboljsanja u organizaciji i arhitekturi cipa

- Za nastavak povecanja performansi racunara, da bi se smanjili negativni efekti povecanja brzine takta, gustine, projektanti procesora umesto razvoja slozenog procesora prelaze na princip projektovanja racunarskog cipa sa vise jezgara.

# Poboljsanja u organizaciji i arhitekturi cipa




Figure 2.12 Intel Microprocessor Performance [GIBB04]

# Vise jezgara, MIC i GPGPU

- Vise procesora na istom cipu, naziva se visestruka jezgra ili multicore.
- Multicore omogucava povecanje performansi bez povecanja brzine generatora takta.
- Istrazivanja pokazuju da je unutar procesora povecanje performansi priblizno proporcionalno kvadratnom korenju povecanja njegove slozenosti.

# Vise jezgara

- Dupliranje broja procesora skoro duplira performansu, ukoliko software moze da podrzi multicore.
- Strategija je da se koriste dva jednostavnija procesora na cipu, a ne jedan slozeni procesor.
- Dva procesora opravdavaju upotrebu vecih kes memorija na cipu.
- Potrosnja elektricne energije za memorijsku logiku na cipu je mnogo manja od one za procesorsku logiku.

# Vise jezgara

- Kako raste gustina logickih kola na cipu, nastavlja se trend povecanja broja jezgara, kao i vecih kes memorija.
- Povecanje kapaciteta kes memorija, u cilju povecanja performansi, prave se dva I tri nivoa kes memorije.
- Prvi nivo namenjen je pojedinacnom procesoru, a nivoi dva I tri se dele izmedju svih procesora.

# Vise jezgara

- Povecanje broja jezgara od pocetnih 8, 16 i tako dalje, do danasnjih 50 po cipu, povecava performanse.
- Stavljaju se izazovi pred projektovanjem softvera u cilju efikasnog iskoriscenja tako velikog broja procesora.
- Ovako veliki broj procesora naziva se MIC (*many integrated core*), mnogo integrisanih jezgara.

# GPU

- Povecanje broja jezgara u cilju projektovanja procesora opste namene.
- Istovremeno se projektuju cipovi sa vise procesora opste namene, a uz njih I vise grafickih procesorskih jedinica (**GPU**, *graphic processing unit*).
- GPU jezgro je projektovano da izvodi pararelne operacije nad grafickim podacima.
- Nalazi se na grafickim karticama I koristi za renderovanje 2D I 3D grafike, kao I za obradu videa.

# GPU

- Kako GPU izvode paralelne operacije na vise skupova podataka, sve vise se koriste kao vektorski procesori za razne primene koje zahtevaju ponavljaljiva racunanja.
- Na taj nacin brise se granica izmedju GPU I CPU I pomocu ovakvog procesora podrzava se sirok spektar primena.
- Ovo se naziva racunanje opste namene na GPU(GPGPU *general-purpose computing on GPUs*)

# Evolucija INTEL x86

- **8080:** The world's first general-purpose microprocessor. This was an 8-bit machine, with an 8-bit data path to memory. The 8080 was used in the first personal computer, the Altair.
- **8086:** A far more powerful, 16-bit machine. In addition to a wider data path and larger registers, the 8086 sported an instruction cache, or queue, that prefetches a few instructions before they are executed. A variant of this processor, the 8088, was used in IBM's first personal computer, securing the success of Intel. The 8086 is the first appearance of the x86 architecture.
- **80286:** This extension of the 8086 enabled addressing a 16-MByte memory instead of just 1 MByte.
- **80386:** Intel's first 32-bit machine, and a major overhaul of the product. With a 32-bit architecture, the 80386 rivaled the complexity and power of minicomputers and mainframes introduced just a few years earlier. This was the first Intel processor to support multitasking, meaning it could run multiple programs at the same time.
- **80486:** The 80486 introduced the use of much more sophisticated and powerful cache technology and sophisticated instruction pipelining. The 80486 also offered a built-in math coprocessor, offloading complex math operations from the main CPU.
- **Pentium:** With the Pentium, Intel introduced the use of superscalar techniques, which allow multiple instructions to execute in parallel.
- **Pentium Pro:** The Pentium Pro continued the move into superscalar organization begun with the Pentium, with aggressive use of register renaming, branch prediction, data flow analysis, and speculative execution.
- **Pentium II:** The Pentium II incorporated Intel MMX technology, which is designed specifically to process video, audio, and graphics data efficiently.
- **Pentium III:** The Pentium III incorporates additional floating-point instructions to support 3D graphics software.
- **Pentium 4:** The Pentium 4 includes additional floating-point and other enhancements for multimedia.<sup>8</sup>
- **Core:** This is the first Intel x86 microprocessor with a dual core, referring to the implementation of two processors on a single chip.
- **Core 2:** The Core 2 extends the architecture to 64 bits. The Core 2 Quad provides four processors on a single chip.

# Ugradjeni sistemi I ARM

- Za razliku od laptop i desk top racunara ugradjeni sistem podrazumeva:
  - Kombinaciju racunarskog hardvera i softvera, kao i dodatnih mehanickih sklopova, projektavanih da izvedu namensku funkciju, nazivaju se ugradjeni sistemi.
  - Cesto su ugradjeni sistemi deo veceg sistema ili proizvoda.

# Ugradjeni sistemi I ARM

Table 2.7 Examples of Embedded Systems and Their Markets [NOER05]

Market	Embedded Device
Automotive	Ignition system Engine control Brake system
Consumer electronics	Digital and analog televisions Set-top boxes (DVDs, VCRs, Cable boxes) Personal digital assistants (PDAs) Kitchen appliances (refrigerators, toasters, microwave ovens) Automobiles Toys/games Telephones/cell phones/pagers Cameras Global positioning systems
Industrial control	Robotics and controls systems for manufacturing Sensors
Medical	Infusion pumps Dialysis machines Prosthetic devices Cardiac monitors
Office automation	Fax machine Photocopier Printers Monitors Scanners

# Ugradjeni sistemi I ARM




Figure 2.13 Possible Organization of an Embedded System

# Evolucija ARM-a

Table 2.8 ARM Evolution

Family	Notable Features	Cache	Typical MIPS @ MHz
ARM1	32-bit RISC	None	
ARM2	Multiply and swap instructions; Integrated memory management unit, graphics and I/O processor	None	7 MIPS @ 12 MHz
ARM3	First use of processor cache	4 KB unified	12 MIPS @ 25 MHz
ARM6	First to support 32-bit addresses; floating-point unit	4 KB unified	28 MIPS @ 33 MHz
ARM7	Integrated SoC	8 KB unified	60 MIPS @ 60 MHz
ARM8	5-stage pipeline; static branch prediction	8 KB unified	84 MIPS @ 72 MHz
ARM9		16 KB/16 KB	300 MIPS @ 300 MHz
ARM9E	Enhanced DSP instructions	16 KB/16 KB	220 MIPS @ 200 MHz
ARM10E	6-stage pipeline	32 KB/32 KB	
ARM11	9-stage pipeline	Variable	740 MIPS @ 665 MHz
Cortex	13-stage superscalar pipeline	Variable	2000 MIPS @ 1 GHz
XScale	Applications processor; 7-stage pipeline	32 KB/32 KB L1 512 KB L2	1000 MIPS @ 1.25 GHz

DSP = digital signal processor

SoC = system on a chip