

Primer 1

- У процесору рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања.
- Оперативна меморија је капацитета 4 GB и ширине меморијске речи 1 бајт.
- "Data" део кеш меморије је капацитета 128 KB и ширине меморијске речи 1 бајт.
- Пресликавање је на нивоу блокова величине 128 бајтова.

1.

- Нацртати структурну шему кеш меморије и оперативне меморије.
- Приказати како се генеришу адресе кеш меморије и оперативне меморије у свим ситуацијама које могу да настану при приступу кеш меморији.
- Означити све капацитете и ширине поља свих делова кеш меморије и оперативне меморије.

2.

- Објаснити како се утврђује да ли у кеш меморији постоји сагласност и како се адресирани бајт податка чита из кеш меморије или уписује у кеш меморију у ситуацији када је утврђено да у кеш меморији постоји сагласност.


3.

- Објаснити како се генеришу адресе свих делова кеш меморије и оперативне меморије у ситуацији када је утврђено да у кеш меморији не постоји сагласност и када се блок података из улаза кеш меморије одабраног за замену враћа из кеш меморије у оперативну меморију.

- Објаснити и механизам којим се обезбеђује да се блок података из улаза кеш меморије одабраног за замену не враћа из кеш меморије у оперативну меморију уколико није било уписа у дати блок.
- Претпоставити да се број улаза кеш меморије одабраног за замену налази у посебном регистру улаза за замену.

4.

- Објаснити како се генеришу адресе свих делова кеш меморије и оперативне меморије у ситуацији када је утврђено да у кеш меморији не постоји сагласност и када се блок података довлачи из оперативне меморије у улаз кеш меморије одабран за замену.
- Објаснити како се том приликом врши ажурирање "Tag" дела кеш меморије.
- Претпоставити да се број улаза кеш меморије одабраног за замену налази у посебном регистру улаза за замену.



- Оперативна меморија датог рачунарског система је капацитета 4 GB а ширина меморијске речи је 1 бајт, ово значи да у меморију може да се упише и из ње чита са 4 G различитих меморијских локација ($4 \text{ GB} / 1 \text{ B} = 4 \text{ G}$).
- Како би могло да се адресира 4G локација у меморији, потребно је да адреса буде ширине 32 бита ($4 \text{ G} = 2^{32}$).

- Пошто је пресликавање је на нивоу блокова чија је величина по 128 бајтова а ширина меморијске речи је 1 бајт, ово значи да у један блок може да се упише и из њега чита са 128 различитих локација ($128 \text{ В}/1\text{В} = 128$).
- Како би могло да се адресира 128 локација блока, потребно је да део адресе којим се адресира унутар блока буде ширине 7 бита ($128 = 2^7$).

- Оперативна меморија ле капацитета $4\text{G}(2^{32})$ бајтова и да је подељена на блокове, где је величина блока 2^7 бајтова, узима се као да је оперативна меморија организована у 2^{25} блокова величине 2^7 бајтова ($2^{32}/2^7 = 2^{25}$).

- Адреса оперативне меморије дужине 32 бита може да се подели на следећи начин:
- виших 25 битова означавају број блока оперативне меморије (TAG)
- нижих 7 битова означавају адресу бајта у блоку (WORD).

- Кеш меморија датог рачунарског система је капацитета 128 К бајта и ширина меморијске речи је 1 бајт, ово значи да је у кеш меморији за упис и читање доступно 128 К различитих локација ($128 \text{ KB} / 1 \text{ B} = 128 \text{ K} = 2^7 2^{10} = 2^{17}$).

- Data део кеш меморије капацитета 2^{17} бајтова
- Величина блока 2^7 бајтова, узима се као да је Data део кеш меморије организован у 2^{10} блокова величине 2^7 бајтова ($2^{17} = 2^{10} * 2^7$).
- адреса Data дела меморије кеш капацитета дужине 17 битова може да се подели на следећи начин:
- виших 10 битова означавају број блока и нижих 7 битова означавају адресу бајта у блоку.

Кеш меморија се састоји из следећих делова:

- D0...1023 (dirty битови) —1024 флип-флопа,
- V0...1023 (valid битови) —1024 флип-флопа,
- TAG MEMОРИЈА—асоцијативна меморија капацитета 1024 речи ширине 25 бита,
- CD—кодер 1024/10,
- DATA MEMОРИЈА—RAM меморија капацитета 1024 блока од по 128 бајтова,
- $UZ_{9...0}$ — регистар са бројем улаза за замену,
- MP1—мултиплексер 2/1 за мултиплексирање 10-битних вредности бројева ,
- MP2—мултиплексер 2/1 за мултиплексирање 7-битних вредности,
- MP3—мултиплексер 2/1 за мултиплексирање 25-битних вредности
- $BR_{6...0}$ — седморазредни бројачки регистар

- Dirty битови $D_{0 \dots 1023}$ означавају за сваки од 1024 улаза кеш меморије да је садржај одговарајућег блока DATA MEMОРИЈЕ модификован уколико је од тренутка довлачења неког блока оперативне меморије у дати улаз било уписа у блок из датог улаза.

- Valid битови $V_{0\dots1023}$ означавају за сваки од 1024 улаза кеш меморије да је одговарајући улаз TAG MEMОРИЈЕ важећи уколико је у дати улаз довучен неки блок оперативне меморије.

- TAG MEMОРИЈА служи за чување 1024 TAG поља адреса блокова оперативне меморије који се налазе у одговарајућим улазима DATA MEMОРИЈЕ и генерисање вредности 1 сигнала сагласности $M_{0...1023}$ уколико постоји сагласност TAG поља генерисане адресе и садржаја одговарајућег улаза TAG MEMОРИЈЕ.

- CD служи за формирање вредности 1 сигнала сагласности кеш меморије SGL и
- бинарне вредности броја улаза кеш меморије у коме је откривена сагласност $US_{9...0}$
- DATA MEMORIЈА служи за чување садржаја 1024 блока оперативне меморије.


- $UZ_{9...0}$ садржи број улаза кеш меморије у који је потребно довући нови блок, а који се формира у сагласности са усвојеним алгоритмом замене блокова кеш меморије.
- У случају да је улаз у који је потребно довући нови блок важећи и да је садржај блока из датог улаза модификован, блок из датог улаза треба најпре вратити у оперативну меморију па тек онда у дати улаз довући нови блок.

- Мультиплексер MP1 је реализован са 10 мультиплексера 2/1 и служи за мултиплексирање 10-битних вредности које одређују број блока у DATA MEMОРИЈИ коме се приступа.
- Уколико се приликом операција читања или уписа открије сагласност, што значи да се блок налази у кеш меморији, онда се приступа улазу у коме је сагласност пронађена и који је одређен са $US_{9...0}$.
- Уколико се утврди да нема сагласности, што значи да се блок не налази у кеш меморији, онда се, ради евентуалног враћања модификованог блока и довлачења новог блока, приступа улазу одређеном са $UZ_{9...0}$.

- Мультиплексер МР2 је реализован са 7 мультиплексера 2/1 и служи за мултиплексирање 7-битних вредности које одређује адресу речи у блоку.
- Уколико се приликом операција читања или уписа открије сагласност, што значи да се блок налази у кеш меморији, онда се приступа оној речи у блоку која је одређена се $A_{6...0}$.
- Уколико се утврди да нема сагласности, што значи да се блок не налази у кеш меморији, онда се, ради евентуалног враћања модификованог блока и довлачења новог блока, приступа оној речи у блоку која је одређена се $BR_{6...0}$.


- Мультиплексер МРЗ је реализован са 25 мультиплексера 2/1 и служи за мултиплексирање 25-битних вредности које одређује број блока оперативне меморије коме се приступа.
- Уколико се ради о упису у оперативну меморију приликом враћања модификованог блока, онда је број блока одређен са $TO_{24...0}$ што представља садржај улаза TAG MEMОРИЈЕ адресиран са $UZ_{9...0}$.
Уколико се ради о читању из оперативне меморије приликом довлачења новог блока, онда је број блока одређен са $A_{31...7}$.

- Бројачки регистар $BR_{6...0}$ даје адресу речи у блоку и оперативне меморије и DATA MEMОРИЈЕ.
- Користи се и приликом враћања модификованог блока и приликом довлачења новог блока.




2.

- При генерисању захтева за читање од стране процесора, виших 25 битова генерисане адресе води се на улазне линије података $TI_{24...0}$ TAG MEMОРИЈЕ да би се, њиховим истовременим упоређивањем са садржајима свих 2^{10} улаза TAG MEMОРИЈЕ, утврдило да ли постоји сагласност са садржајем неког улаза.




2.


- За сваки од 2^{10} улаза TAG MEMОРИЈЕ постоји посебан сигнал сагласности M_0 до $M_{2^{10}-1}$, који својом вредношћу 1 одређује да је на датом улазу откривена сагласност.
- Откривена сагласност је важећа, и један од сигнала важећих сагласности S_0 до $S_{2^{10}-1}$ је 1, уколико одговарајући индикатор важећих улаза V има вредност 1.



2.


- Сигнал сагласности SGL, који се добија са излаза W кодера CD, има вредност 1, уколико један од сигнала S_0 до $S_{2^{10}-1}$ има вредност 1.
- Бинарна вредност броја улаза у коме је откривена сагласност је одређена са 10 битова $US_{9...0}$ са излаза кодера CD на основу сигнала S_0 до $S_{2^{10}-1}$.
- Уколико постоји сагласност, са 10 битова са излаза кодера CD и 7 нижих битова генерисане адресе, који пролазе кроз мултиплексере MP1 и MP2, адресира се реч DATA MEMОРИЈЕ и обавља читање или упис.
- У случају уписа у D бит адресиран са 10 битова са излаза мултиплексера MP1 уписује се 1.







3.

- Уколико сагласност не постоји у улаз за замену одређен вредношћу $UZ_{9...0}$ треба из оперативне меморије да се довуче блок у коме се налази жељени садржај.
- Пре довлачења жељеног блока проверава се да ли се у улазу који је одабран за замену налази блок који је неком од операција уписа модификован.
- Ово се утврђује на основу садржаја индикатора D адресираног вредношћу $UZ_{9...0}$, која пролази кроз мултиплексер MP1.
- Уколико индикатор D има вредност 1, блок је модификован, па прво треба дати блок вратити у оперативну меморију па тек онда довући жељени блок.
- Уколико индикатор D има вредност 0, блок није модификован, па се жељени блок одмах довлачи.











3.

- Приликом враћања блока одабраног за замену 2^7 бајтова датог блока се чита из DATA MEMОРИЈЕ са адреса формианих од вредности $UZ_{9...0}$ која даје 10 виших битова адресе и вредности $BR_{6...0}$ која је даје 7 нижих битова адресе, који пролазе кроз мултиплексере MP1 и MP2.
- Дати бајтови се уписују у ОПЕРАТИВНУ MEMОРИЈУ на адресама формианих од вредности на линијама $TO_{24...0}$ која даје 25 виших битова адресе и вредности $BR_{6...0}$ која је даје 7 нижих битова адресе, које пролазе кроз мултиплексере MP2 и MP3.
- Вредност на линијама $TO_{24...0}$ прочитана је из TAG MEMОРИЈЕ са адресе одређене вредношћу $UZ_{9...0}$ која пролази кроз мултиплексер MP1.











4.

- Приликом довлачења жељеног блока 2^7 бајтова датог блока се уписује у DATA MEMОРИЈУ на адресама формираних као и у случају враћања блока од вредности $UZ_{9...0}$ која даје 10 виших битова адресе и вредности $BR_{6...0}$ која је даје 7 нижих битова адресе.
- Дати бајтови се читају из ОПЕРАТИВНЕ MEMОРИЈЕ са адреса формираних од вредности битова $A_{31...7}$ генерисане адресе која даје 25 виших битова адресе и вредности $BR_{6...0}$ која је даје 7 нижих битова адресе, које пролазе кроз мултиплексере MP2 и MP3.
- Поред тога битови $A_{31...7}$ генерисане адресе се уписују у улаз TAG MEMОРИЈЕ чија је адреса одређена вредношћу $UZ_{9...0}$.
- Индикатори V и D улаза адресираних вредношћу $UZ_{9...0}$ постављају се на 1 и 0, респективно.






ПРИМЕР 2

- У процесору рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања.
- Оперативна меморија је капацитета 4 GB и ширине меморијске речи 1 бајт.
- “Data” део кеш меморије је капацитета 8 K бајта и ширине меморијске речи 1 бајт.
- Пресликавање је на нивоу блокова величине 64 бајта.

- С обзиром да је оперативна меморија капацитета 2^{32} бајтова и да је величина блока 2^6 бајтова, узима се као да је оперативна меморија организована у 2^{26} блокова величине 2^6 бајтова.
- Стога се адреса оперативне меморије дужине 32 бита може поделити на следећи начин: виших 26 битоа означавају број блока и нижих 6 битоа означавају адресу бајта у блоку.

- С обзиром да је “Data” део кеш меморије капацитета $2^3 2^{10} = 2^{13} = 8$ Кбајтова и да је величина блока $2^6 = 64$ бајтова, узима се као да је “Data” део кеш меморије организован у 2^7 блокова величине 2^6 бајтова.
- Стога се адреса “Data” дела меморије кеш капацитета дужине 13 битова може поделити на следећи начин:
 - виших 7 битова означавају број блока
 - нижих 6 битова означавају адресу бајта у блоку.



- При генерисању захтева за читање од стране процесора, виших 26 битова генерисане адресе води се на улазне линије података $TI_{25...0}$ TAG MEMОРИЈЕ да би се, њиховим истовременим упоређивањем са садржајима свих 2^7 улаза TAG MEMОРИЈЕ, утврдило да ли постоји сагласност са садржајем неког улаза.
- За сваки од 2^7 улаза TAG MEMОРИЈЕ постоји посебан сигнал сагласности $M0$ до $M2^7-1$, који својом вредношћу 1 одређује да је на датом улазу откривена сагласност.

- Откривена сагласност је важећа, и један од сигнала важећих сагласности S_0 до S_{2^7-1} је 1, уколико одговарајући индикатор важећих улаза V има вредност 1.
- Сигнал сагласности SGL , који се добија са излаза W кодера CD , има вредност 1, уколико један од сигнала S_0 до S_{2^7-1} има вредност 1.
- Бинарна вредност броја улаза у коме је откривена сагласност је одређена са 7 битова $US_{6...0}$ са излаза кодера CD на основу сигнала S_0 до S_{2^7-1} .

- Уколико постоји сагласност, са 7 битова са излаза кодера CD и 6 нижих битова генерисане адресе, који пролазе кроз
- мултиплексере MP1 и MP2, адресира се реч DATA MEMОРИЈЕ и обавља читање или упис.
- У случају уписа у D бит адресиран са 7 битова са излаза мултиплексера MP1 уписује се 1.

- Уколико сагласност не постоји у улаз за замену одређен вредношћу $UZ_{6...0}$ треба из оперативне меморије да се довуче блок у коме се налази жељени садржај.
- Пре довлачења жељеног блока проверава се да ли се у улазу који је одабран за замену налази блок који је неком од операција уписа модификован.

- Ово се утврђује на основу садржаја индикатора D адресираног вредношћу $UZ_{6...0}$, која пролази кроз мултиплексер MP1.
- Уколико индикатор D има вредност 1, блок је модификован, па прво треба дати блок вратити у оперативну меморију па тек онда довући жељени блок.
- Уколико индикатор D има вредност 0, блок није модификован, па се жељени блок одмах довлачи.

- Приликом враћања блока одабраног за замену 2^6 бајтова датог блока се чита из DATA MEMОРИЈЕ са адреса формианих од вредности $UZ_{6...0}$ која даје 7 виших битоа адресе и вредности $BR_{5...0}$ која је даје 6 нижих битоа адресе, који пролазе кроз мултиплексере MP1 и MP2.
- Дати бајтови се уписују у ОПЕРАТИВНУ MEMОРИЈУ на адресама формианих од вредности на линијама $TO_{25...0}$ која даје 26 виших битоа адресе и вредности $BR_{5...0}$ која је даје 6 нижих битоа адресе, које пролазе кроз мултиплексере MP2 и MP3.
- Вредност на линијама $TO_{25...0}$ прочитана је из TAG MEMОРИЈЕ са адресе одређене вдношћу $UZ_{6...0}$ која пролази кроз мултиплексер MP1.


- Приликом довлачења жељеног блока 2^6 бајтова датог блока се уписује у DATA MEMОРИЈУ на адресама формианих као и у случају враћања блока од вредности $UZ_{6...0}$ која даје 7 виших битова адресе и вредности $BR_{5...0}$ која је даје 6 нижих битова адресе.
- Дати бајтови се читају из ОПЕРАТИВНЕ MEMОРИЈЕ са адреса формианих од вредности битова $A_{31...6}$ генерисане адресе која даје 26 виших битова адресе и вредности $BR_{5...0}$ која је даје 6 нижих битова адресе, које пролазе кроз мултиплексере MP2 и MP3.
- Поред тога битови $A_{31...6}$ генерисане адресе се уписују у улаз TAG MEMОРИЈЕ чија је адреса одређена вредношћу $UZ_{6...0}$.
- Индикатори V и D улаза адресираних вредношћу $UZ_{6...0}$ постављају се на 1 и 0, респективно.

ПРИМЕР 3

У процесору рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања. Оперативна меморија је капацитета 8 Гига бајта и ширине меморијске речи 1 бајт. “Data” део кеш меморије је капацитета 1 Мега бајта и ширине меморијске речи 1 бајт. Пресликавање је на нивоу блокова величине 32 бајта.

С обзиром да је оперативна меморија капацитета 2^{33} бајтова и да је величина блока 2^5 бајтова, узима се као да је оперативна меморија организована у 2^{28} блокова величине 2^5 бајтова. Стога се адреса оперативне меморије дужине 33 бита може поделити на следећи начин: виших 28 бита означавају број блока и нижих 5 бита означавају адресу бајта у блоку.

С обзиром да је “Data” део кеш меморије капацитета 2^{20} бајтова и да је величина блока 2^5 бајтова, узима се као да је “Data” део кеш меморије организован у 2^{15} блокова величине 2^5 бајтова. Стога се адреса “Data” дела меморије кеш капацитета дужине 20 бита може поделити на следећи начин: виших 15 бита означавају број блока и нижих 5 бита означавају адресу бајта у блоку.



2. При генерисању захтева за читање од стране процесора, виших 28 битова генерисане адресе води се на улазне линије података $TI_{27...0}$ TAG MEMОРИЈЕ да би се, њиховим истовременим упоређивањем са садржајима свих 2^{15} улаза TAG MEMОРИЈЕ, утврдило да ли постоји сагласност са садржајем неког улаза. За сваки од 2^{15} улаза TAG MEMОРИЈЕ постоји посебан сигнал сагласности M_0 до $M_{2^{15}-1}$, који својом вредношћу 1 одређује да је на датом улазу откривена сагласност. Откривена сагласност је важећа, и један од сигнала важећих сагласности S_0 до $S_{2^{15}-1}$ је 1, уколико одговарајући индикатор важећих улаза V има вредност 1. Сигнал сагласности SGL, који се добија са излаза W кодера CD, има вредност 1, уколико један од сигнала S_0 до $S_{2^{15}-1}$ има вредност 1. Бинарна вредност броја улаза у коме је откривена сагласност је одређена са 15 битоа $US_{14...0}$ са излаза кодера CD на основу сигнала S_0 до $S_{2^{15}-1}$. Уколико постоји сагласност, са 15 битоа са излаза кодера CD и 5 нижих битоа генерисане адресе, који пролазе кроз мултиплексере MP1 и MP2, адресира се реч DATA MEMОРИЈЕ и обавља читање или упис. У случају уписа у D бит адресиран са 15 битоа са излаза мултиплексера MP1 уписује се 1.

3. Уколико сагласност не постоји у улаз за замену одређен вредношћу $UZ_{14...0}$ треба из оперативне меморије да се довуче блок у коме се налази жељени садржај. Пре довлачења жељеног блока проверава се да ли се у улазу који је одабран за замену налази блок који је неком од операција уписа модификован. Ово се утврђује на основу садржаја индикатора D адресираног вредношћу $UZ_{14...0}$, која пролази кроз мултиплексер $MP1$. Уколико индикатор D има вредност 1, блок је модификован, па прво треба дати блок вратити у оперативну меморију па тек онда довући жељени блок. Уколико индикатор D има вредност 0, блок није модификован, па се жељени блок одмах довлачи.

Приликом враћања блока одабраног за замену 2^5 бајтова датог блока се чита из $DATA$ $MEMORIJE$ са адресе формираних од вредности $UZ_{14...0}$ која даје 15 старијих бита адреса и вредности $BR_{4...0}$ која даје 5 млађих бита адреса, који пролазе кроз мултиплексере $MP1$ и $MP2$. Дати бајтови се уписују у $ОПЕРАТИВНУ$ $MEMORIЈУ$ на адресама формираних од вредности на линијама $TO_{27...0}$ која даје 28 старијих бита адреса и вредности $BR_{4...0}$ која је даје 5 млађих бита адреса, које пролазе кроз мултиплексере $MP2$ и $MP3$. Вредност на линијама $TO_{27...0}$ прочитана је из TAG $MEMORIJE$ са адресе одређене вредношћу $UZ_{14...0}$ која пролази кроз мултиплексер $MP1$.

4. Приликом довлачења жељеног блока 2^5 бајтова датог блока се уписује у DATA MEMОРИЈУ на адресама формианих као и у случају враћања блока од вредности $UZ_{14...0}$ која даје 15 старијих битова адресе и вредности $BR_{4...0}$ која је даје 5 млађих битова адресе. Дати бајтови се читају из ОПЕРАТИВНЕ MEMОРИЈЕ са адреса формианих од вредности битова $A_{32...5}$ генерисане адресе која даје 28 старијих битова адресе и вредности $BR_{4...0}$ која је даје 5 млађих битова адресе, које пролазе кроз мултиплексере MP2 и MP3. Поред тога битови $A_{32...5}$ генерисане адресе се уписују у улаз TAG MEMОРИЈЕ чија је адреса одређена вредношћу $UZ_{14...0}$. Индикатори V и D улаза адресираних вредношћу $UZ_{14...0}$ постављају се на 1 и 0, респективно.