

Pregled računarskog sistema

Operativni sistemi 1

Institut za matematiku i informatiku
Prirodno-matematički fakultet, Kragujevac

Miloš Ivanović

Oktobar 2023. god.

O čemu će biti reči?

1 O predmetu

2 Struktura

3 CPU

4 Prekidi

5 Memorija

- Keš

6 U/I

7 Multiprocesor


O predmetu

- Nastavnik: **dr Miloš Ivanović**,
- Asistent: **Nikola Andrijević, Branka Andrijević**
- Model 50+50 poena
- Završni ispit ispit se sastoji iz pet pitanja. Ulazni test i usmeno odgovaranje.

Literatura:

- ① **William Stallings**: *Operating Systems: Internals and Design Principles* (Operativni sistemi: Principi unutrasnje organizacije i dizajna), CET, 2007.
- ② **B. Đorđević, D. Pleskonjić, N. Maček**: "Operativni sistemi: teorija, praksa i rešeni zadaci", Mikro knjiga, Beograd, 2005.
- ③ **B. Đorđević, D. Pleskonjić, N. Maček**: "Operativni sistemi: UNIX i Linux", Viša elektrotehnička škola, Beograd, 2004.

Delovi računara



Registri mikroprocesora


- ① Registri vidljivi i registri nevidljivi korisniku
- ② Upravljački i statusni registri
- ③ Indeksni registar
- ④ Pokazivač segmenta
- ⑤ Pokazivač steka
- ⑥ Na većini procesora, pozivi procedura rezultuju automatskim stavljanjem na stek svih registara vidljivih korisniku
- ⑦ Program Counter (PC) i Instruction Register (IR)
- ⑧ PSW (Processor Status Word)

Instrukcijski ciklus

Instrukcijski ciklus

Instrukcijski ciklus se sastoji iz dva koraka, i to **faze donošenja (fetch)** i **faze izvršavanja (execute)**.

Donešene instrukcije se učitavaju u IR, a PC se povećava tako da pokazuje na sledeću instrukciju.




Instrukcijski ciklus

- ① Transfer CPU-memorija i obratno
- ② Transfer CPU-U/I - prenos podataka između CPU i U/I modula
- ③ Obrada podataka - aritmetičke i logičke operacije nad podacima
- ④ Upravljanje - instrukcije koje mogu da dovedu do promene redosleda izvršavanja

Izvršavanje programa na hipotetičkom računaru

- ① Dnošenje vrednosti sa adresе 940 u akumulator
- ② Sabiranje vrednosti iz akumulatora sa podatkom na adresi 941
- ③ Prenos rezultata na adresу 941



Prekidi (Interrupts)

Primer


Osnovna namena prekida je da se poboljša iskorišćenost procesora. Preračunati razliku brzine između CPU koji radi na 3 GHz i diska koji radi na 7200 rpm .

Klase prekida

- ① **Program** - prekoračenje, deljenje nulom, segmentacija
- ② **Tajmer** - Generiše ga tajmer unutar CPU. OS na taj način može redovno da izvršava neke instrukcije
- ③ **UI** - Generiše ga UI kontroler
- ④ **Otkaz hardvera** - npr. greška pariteta memorije


Prekidi (Interrupts)

Obrada prekida i programski ciklus sa prekidom




Prekidi (Interrupts)

Algoritam obrade prekida




Prekidi (Interrupts)

Šta se dešava u memoriji prilikom obrade prekida?



(a) Interrupt occurs after instruction
at location N




(b) Return from interrupt


Višestruki prekidi

Vrste višestrukih prekida

Prekid može nastati i tokom izvršavanja neke prekidne rutine. Ovako nastali prekidi se mogu obraditi na **sekvencijlni** ili **ugnezđeni** način.



(a) Sequential interrupt processing




(b) Nested interrupt processing


Organizacija prekida po prioritetu

Prioriteti prekida

Prekid višeg prioriteta može da izazove prekid rada prekida sa nižim prioritetom. Oznaka t na slici je vreme.



Hijerarhija memorija



Hijerarhija memorije


Odnosi koji uglavnom važe

- ① Brže vreme pristupa - veća cena po bitu
- ② Veći kapacitet - manji troškovi po bitu
- ③ Veći kapacitet - manja brzina pristupa

Spuštanje niz hijerarhiju

- ① Smanjuje se cena po bitu
- ② Povećava se kapacitet
- ③ Povećava se vreme pristupa
- ④ Smanjuje se učestanost pristupa memoriji

Primer keširanja memorije sa dva nivoa




Primer

- **Nivo 1** - 100 bajtova sa vremenom pristupa $0.1 \mu s$
- **Nivo 2** - 100000 bajtova sa vremenom pristupa $1 \mu s$

Ako prepostavimo da se 95% pristupa memoriji nalazi u kešu, prosečno vreme pristupa se može izraziti kao:

$$0.95 \cdot 0.1\mu s + 0.05 \cdot (0.1\mu s + 1\mu s) = 0.095 + 0.055 = 0.15\mu s$$

Kako funkcioniše keš




Implementacija keša


- **Glavna memorija** - 2^n reči, gde svaka ima n -bitnu adresu. Sastoji se od **blokova** fiksne dužine K reči. Postoji $M = 2^n/K$ blokova.
- **Keš memorija** - C slotova koji imaju po K reči, $C \ll M$

Svaki slot sadrži **tag** (oznaku) koji ukazuje na to koji je trenutno blok smešten u njega. **Tag** se odnosi na sve adrese koje počinju tom sekvencom bitova.

Kako funkcioniše keš



(a) Cache



(b) Main memory



Slika: Levo je šematski dato preslikavanje RAM-keš, a desno algoritam po kome procesor čita keš/RAM. Posebnu ulogu igra **algoritam zamene**.

U/I tehnike


Tehnike koje se koriste za U/I operacije

- ① Programirani U/I
- ② U/I koji se upravlja prekidima (*interrupts*)
- ③ Direktan pristup memoriji (DMA)

Skup instrukcija U/I

- ① **Upravljanje** - aktiviranje uređaja i davanje instrukcija
- ② **Status** - testiranje stanja UI modula i njegovih periferala
- ③ **Prenos** - čitanje/upis podataka između registara CPU-a i eksternih uređaja

U/I tehnike



Multiprocesorski sistemi (SMP)


SMP organizacija

- U rač. sistemu se nalazi dva ili više procesora istih ili sličnih kapaciteta
- Svi procesori dele glavnu memoriju i imaju podjednako vreme pristupa
- Svi procesori dele pristup U/I uređajima kroz deljene ili posebne kanale
- OS je zadužen za interakciju između procesora

Prednosti SMP-a

- 1 Performanse
- 2 Dostupnost
- 3 Inkrementalni rast
- 4 Skalabilnost

Multiprocesorski sistemi (SMP)



Slika: Levo: Opšta SMP arhitektura, Desno: Intel Core i7 arhitektura