



System clock

- U osnovi, postoje dva tipa izvora (SISCLK) :
Spoljni izvori takta
- Unutrašnji izvori takta.

Na sledecim slajdovima prikazan je blok dijagram taktnog kola.

System clock






External clock

High Speed External (HSE):

- Ovo može biti eksterni kristal ili rezonator ili eksterni taktni signal.
- Frekventni opseg kristala ili rezonatora može da bude 4-48 MHz.


External clock

Preporučuje se upotreba dva kondenzatora opseg od 4-25pF.



External clock

Kada se koristi kolo generatora takta, talasni oblik može biti kvadratni, sinusni ili trouglasti i talasni oblik mora biti simetričan, tj. 50% ON i 50% OFF/



External clock

Low Speed External (LSE): This is a 32,768 Hz clock driven from an external crystal and feeding the internal Real Time Clock (RTC) module.

Internal Clock Sources

High Speed Internal (HSI): This is an accurate RC based 16 MHz internal clock with a factory calibrated tolerance of 1%.

Multispeed Internal (MSI RC): This is a multispeed RC based clock source providing clock in the range 100 kHz to 48 MHz. This clock can be trimmed by software and is able to generate 12 different clock frequencies.

PLL: The PLL is fed by HSE, HIS or MSI clocks and it can generate system clocks up to 80 MHz.

Clock konfiguracija

- Kao što je prikazano, kolo takta se sastoji od više multipleksera,
- preskalera i fazno zatvorenih petlji (PLL).
- Multiplekseri se koriste za izbor izvora takta.
- Preskaleri se koriste za podelu frekvencije takta konstantom.
- Slično, PLL se koristi za množenje frekvencije takta sa konstantom za rad čipa na višim frekvencijama.
- Važno je odabrati ispravan izvor takta za aplikaciju.
- Konfigurisanje takta je složen zadatak i potrebno detaljno poznavanje kola takta uređaja sa kojim radimo.

Clock konfiguracija

Možemo da identifikujete sledeće preskalere:

AHB preskaler prima sistemski takt SISCLK i obezbeđuje takt za **AHB** bus (HCLK). Preskaler može uzeti vrednosti od 1, 2 do 512.

APB1 preskaler prima AHB takt (HCLK) i obezbeđuje takt za APB1 periferne jedinice magistrale. Preskaler može uzeti vrednosti 1, 2, 4, 8 i 16.

APB2 preskaler prima AHB takt (HCLK) i obezbeđuje takt za APB2 periferne jedinice magistrale.

Preskaler može uzeti vrednosti 1, 2, 4, 8 i 16.

Analogue to Digital Converters

- Svi STM32 mikrokontroleri nude nekoliko ADC kanala.
- Analogni ulazni napon upoređuje se sa fiksnim referentnim naponom.
- Ovaj referentni napon može biti eksterni ili unutrašnji.
- U većini aplikacija može biti lakše koristiti interni referentni napon.
- Većina STM32 mikrokontrolera obezbeđuju 12-bitni ADC, sa
- +3,3 V referentnim naponom i 12-bitnim ADC, jedan LSB odgovara:

$$3300 \text{ mV} / 4096 = 0.805 \text{ mV.}$$

Single conversion mode

- Ovo je najjednostavniji način konverzije.
- U ovom režimu, ADC obavlja pojedinačnu konverziju jednog kanala i zaustavlja se kada se konverzija završi.
- Na primer, ovaj režim se može koristiti za merenje temperature senzora.
- Na kraju za konverziju je postavljena EOC zastavica za kraj konverzije.

Single continuous conversion mode

- U ovom režimu jedan kanal se konvertuje neprekidno i to na neodređeno vreme.
- Ovde ADC radi u pozadini, pretvarajući ulazne podatke neprekidno bez ikakve intervencije CPU-a.
- Na kraju konverzije EOC postavljena je zastavica kraja konverzije.

Scan multi-channel conversion mode

- Ovaj režim se koristi za sukcesivno konvertovanje više kanala.
- Možemo da konfigurišemo više kanala sa različitim vremenima uzorkovanja i različite redosledom konverzije.

Scan multi-channel continuous conversion mode

- U ovom režimu nekoliko kanala se kontinuirano konvertuje

Discontinuous conversion mode

- U ovom režimu se koristi nekoliko unapred definisanih kanala i samo jedan kanal se konvertuje na svaki signal okidača(trigera).

Postupak ADC

- ADC-u je potrebno najmanje 3 ciklusa takta za uzorkovanje i 12 ciklusa takta za konverziju.
- Na primer, 12 bita se konvertuje za 12 ciklusa takta.
- Vreme uzorkovanja može da se programira pojedinačno za svaki ulazni kanal.
- Duže vreme uzorkovanja obezbeđuje da se signali koji imaju veću impedansu ispravno konvertuju.

Postupak ADC

- ADC takt je izveden iz sistemskog takta ili sa nekog pomocnog takta izvedenog koriscenjem konfiguracije takta.
- Može da dostigne frekvenciju koja zavisi od maksimalne frekvencije izabranog mikrokontrolera, recimo, 80 MHz i može biti
- podeljen sledećim vrednostima preskalera: 1, 2, 4, 6, 8, 10, 12, 16, 32, 64, 128 ili 256, recimo za asinhronu sa AHB taktom.
- Alternativno, ADC takt može biti izveden iz AHB takt interfejsa ADC magistrale, podeljen sa programabilnim faktorom (1, 2 ili 4).
- Konfiguracija takta za ADC zavisi od konkretnog mikrokontrolera konfiguracije sistemskog takta.